Tugas Pendahuluan Modul 1, Percobaan 1 Kondisi 2
Tugas Pendahuluan 1 (Modul 1)
Modul 1 Percobaan 1 Kondisi 2
Buatlah sebuah rangkaian lengkap yang memuat 2 gerbang AND dengan 3 input dan 4 input, kemudian gerbang OR dengan 3 dan 5 input,kemudian 1 gerbang XOR dan 1 gerbang XNOR. Dan output akhir rangkaian keseluruhannya ditunjukkan dengan LED atau LOGIC PROBE. Dimana input awal berupa 3 saklar SPDT.
2. Gambar Rangkaian Simulasi
[Kembali]
sebelum simulasi:
3. Video Simulasi [Kembali]
4. Prinsip Kerja [Kembali]
Pada rangkaian terdapat 2 gerbang AND, 2 gerbang OR, 1 gerbang XOR, dan 1 gerbang XNOR, dengan inputan berupa saklar SPDT sebanyak 4 buah. Ketiga inputan dalam kondisi berlogika 0, dimana dihubungkan ke ground. Untuk memudahkan penjelasan maka gerbang-gerbang akan dibagi dalam 3 bagian, dimana bagian 1, yaitu 3 pertama gerbang (U2,U3,U4), bagian kedua, 2 gerbang ditengah (U1,U5), dan bagian 3, gerbang diakhir (U6).
Pada bagian 1, gerbang AND dengan 4 inputan (U2), dihubungkan dengan inputan A,A,B,C. Dalam kerjanya, gerbang AND mengalikan semua inputannya, sehingga 0x0x0x0 = 0. Gerbang OR dengan 3 inputan (U3), dihubungkan dengan inputan A,B,C dan gerbang OR 5 inputan (U4), dihubungkan dengan inputan A,B,B,C,C. Dalam kerjanya, gerbang OR menambahkan semua inputnya, sehingga pada U3, 0+0+0 = 0 dan pada U4, 0+0+0+0+0 = 0. Jadi keluaran pada U2, U3, dan U4 adalah 0.
Pada bagian 2, gerbang AND dengan 3 inputan (U1), dihubungkan denga keluaran U2,U3,U4, maka 0x0x0 = 0. Gerbang XOR dengan 2 inputan (U5), dihubungkan dengan keluaran U3,U4. Dalam prinsipnya, gerbang XOR akan bernilai 1 apabila penjumlahan inputnya ganjil dan akan berlogika 0 jika penjumlahan inputnya genap, sehingga keluaran U5 akan 0. Jadi keluaran dari U1 dan U5 adalah 0.
Pada bagian 3, gerbang XNOR dengan 2 inputan (U6), dihubungkan dengan keluaran U1 dan U5. Dalam prinsipnya, gerbang XNOR adalah XOR yang di NOT, maka akan berlogika 1 jika penjumlahan inputnya genap dan berlogika 0 jika penjumlahan inputnya ganjil. Sehingga output dari U6 adalah 1, karena U5 dan U1 berlogika 0.
Jadi, pada logic probe akan berlogika 1.
Komentar
Posting Komentar